Amateurfunk Forum - Archiv

Fragen und Antworten zum Thema Funk


Impressum

Verantwortlich für dieses Angebot gemäß § 5 TMG / § 55 RStV:
Michael Ott
Dorpater Straße 11
70378 Stuttgart
Deutschland



Trotz sorgfältiger inhaltlicher Kontrolle übernehmen wir keine Haftung für die Inhalte externer Links. Für den Inhalt der verlinkten Seiten sind ausschließlich deren Betreiber verantwortlich.

Datenschutzerklärung

Diese Datenschutzerklärung klärt Sie über die Art, den Umfang und Zweck der Verarbeitung von personenbezogenen Daten (nachfolgend kurz „Daten“) innerhalb unseres Onlineangebotes und der mit ihm verbundenen Webseiten, Funktionen und Inhalte auf (nachfolgend gemeinsam bezeichnet als „Onlineangebot“). Im Hinblick auf die verwendeten Begrifflichkeiten, wie z.B. „Verarbeitung“ oder „Verantwortlicher“ verweisen wir auf die Definitionen im Art. 4 der Datenschutzgrundverordnung (DSGVO).

Verantwortlicher

Michael Ott
Dorpater Straße 11
70378 Stuttgart
Deutschland



Arten der verarbeiteten Daten:

- Meta-/Kommunikationsdaten (siehe Abschnitt „Erhebung von Zugriffsdaten und Logfiles“)

Kategorien betroffener Personen

Besucher und Nutzer des Onlineangebotes (Nachfolgend bezeichnen wir die betroffenen Personen zusammenfassend auch als „Nutzer“).

Zweck der Verarbeitung

- Zurverfügungstellung des Onlineangebotes, seiner Funktionen und Inhalte
- Sicherheitsmaßnahmen.

Verwendete Begrifflichkeiten

„Personenbezogene Daten“ sind alle Informationen, die sich auf eine identifizierte oder identifizierbare natürliche Person (im Folgenden „betroffene Person“) beziehen; als identifizierbar wird eine natürliche Person angesehen, die direkt oder indirekt, insbesondere mittels Zuordnung zu einer Kennung wie einem Namen, zu einer Kennnummer, zu Standortdaten, zu einer Online-Kennung (z.B. Cookie) oder zu einem oder mehreren besonderen Merkmalen identifiziert werden kann, die Ausdruck der physischen, physiologischen, genetischen, psychischen, wirtschaftlichen, kulturellen oder sozialen Identität dieser natürlichen Person sind.

„Verarbeitung“ ist jeder mit oder ohne Hilfe automatisierter Verfahren ausgeführte Vorgang oder jede solche Vorgangsreihe im Zusammenhang mit personenbezogenen Daten. Der Begriff reicht weit und umfasst praktisch jeden Umgang mit Daten.

„Pseudonymisierung“ die Verarbeitung personenbezogener Daten in einer Weise, dass die personenbezogenen Daten ohne Hinzuziehung zusätzlicher Informationen nicht mehr einer spezifischen betroffenen Person zugeordnet werden können, sofern diese zusätzlichen Informationen gesondert aufbewahrt werden und technischen und organisatorischen Maßnahmen unterliegen, die gewährleisten, dass die personenbezogenen Daten nicht einer identifizierten oder identifizierbaren natürlichen Person zugewiesen werden.

Als „Verantwortlicher“ wird die natürliche oder juristische Person, Behörde, Einrichtung oder andere Stelle, die allein oder gemeinsam mit anderen über die Zwecke und Mittel der Verarbeitung von personenbezogenen Daten entscheidet, bezeichnet.

„Auftragsverarbeiter“ eine natürliche oder juristische Person, Behörde, Einrichtung oder andere Stelle, die personenbezogene Daten im Auftrag des Verantwortlichen verarbeitet.

Maßgebliche Rechtsgrundlagen

Nach Maßgabe des Art. 13 DSGVO teilen wir Ihnen die Rechtsgrundlagen unserer Datenverarbeitungen mit. Sofern die Rechtsgrundlage in der Datenschutzerklärung nicht genannt wird, gilt Folgendes: Die Rechtsgrundlage für die Einholung von Einwilligungen ist Art. 6 Abs. 1 lit. a und Art. 7 DSGVO, die Rechtsgrundlage für die Verarbeitung zur Erfüllung unserer Leistungen und Durchführung vertraglicher Maßnahmen sowie Beantwortung von Anfragen ist Art. 6 Abs. 1 lit. b DSGVO, die Rechtsgrundlage für die Verarbeitung zur Erfüllung unserer rechtlichen Verpflichtungen ist Art. 6 Abs. 1 lit. c DSGVO, und die Rechtsgrundlage für die Verarbeitung zur Wahrung unserer berechtigten Interessen ist Art. 6 Abs. 1 lit. f DSGVO. Für den Fall, dass lebenswichtige Interessen der betroffenen Person oder einer anderen natürlichen Person eine Verarbeitung personenbezogener Daten erforderlich machen, dient Art. 6 Abs. 1 lit. d DSGVO als Rechtsgrundlage.

Sicherheitsmaßnahmen

Wir treffen nach Maßgabe des Art. 32 DSGVO unter Berücksichtigung des Stands der Technik, der Implementierungskosten und der Art, des Umfangs, der Umstände und der Zwecke der Verarbeitung sowie der unterschiedlichen Eintrittswahrscheinlichkeit und Schwere des Risikos für die Rechte und Freiheiten natürlicher Personen, geeignete technische und organisatorische Maßnahmen, um ein dem Risiko angemessenes Schutzniveau zu gewährleisten.

Zu den Maßnahmen gehören insbesondere die Sicherung der Vertraulichkeit, Integrität und Verfügbarkeit von Daten durch Kontrolle des physischen Zugangs zu den Daten, als auch des sie betreffenden Zugriffs, der Eingabe, Weitergabe, der Sicherung der Verfügbarkeit und ihrer Trennung. Des Weiteren haben wir Verfahren eingerichtet, die eine Wahrnehmung von Betroffenenrechten, Löschung von Daten und Reaktion auf Gefährdung der Daten gewährleisten. Ferner berücksichtigen wir den Schutz personenbezogener Daten bereits bei der Entwicklung, bzw. Auswahl von Hardware, Software sowie Verfahren, entsprechend dem Prinzip des Datenschutzes durch Technikgestaltung und durch datenschutzfreundliche Voreinstellungen (Art. 25 DSGVO).

Zusammenarbeit mit Auftragsverarbeitern und Dritten

Sofern wir im Rahmen unserer Verarbeitung Daten gegenüber anderen Personen und Unternehmen (Auftragsverarbeitern oder Dritten) offenbaren, sie an diese übermitteln oder ihnen sonst Zugriff auf die Daten gewähren, erfolgt dies nur auf Grundlage einer gesetzlichen Erlaubnis (z.B. wenn eine Übermittlung der Daten an Dritte, wie an Zahlungsdienstleister, gem. Art. 6 Abs. 1 lit. b DSGVO zur Vertragserfüllung erforderlich ist), Sie eingewilligt haben, eine rechtliche Verpflichtung dies vorsieht oder auf Grundlage unserer berechtigten Interessen (z.B. beim Einsatz von Beauftragten, Webhostern, etc.).

Sofern wir Dritte mit der Verarbeitung von Daten auf Grundlage eines sog. „Auftragsverarbeitungsvertrages“ beauftragen, geschieht dies auf Grundlage des Art. 28 DSGVO.

Übermittlungen in Drittländer

Sofern wir Daten in einem Drittland (d.h. außerhalb der Europäischen Union (EU) oder des Europäischen Wirtschaftsraums (EWR)) verarbeiten oder dies im Rahmen der Inanspruchnahme von Diensten Dritter oder Offenlegung, bzw. Übermittlung von Daten an Dritte geschieht, erfolgt dies nur, wenn es zur Erfüllung unserer (vor)vertraglichen Pflichten, auf Grundlage Ihrer Einwilligung, aufgrund einer rechtlichen Verpflichtung oder auf Grundlage unserer berechtigten Interessen geschieht. Vorbehaltlich gesetzlicher oder vertraglicher Erlaubnisse, verarbeiten oder lassen wir die Daten in einem Drittland nur beim Vorliegen der besonderen Voraussetzungen der Art. 44 ff. DSGVO verarbeiten. D.h. die Verarbeitung erfolgt z.B. auf Grundlage besonderer Garantien, wie der offiziell anerkannten Feststellung eines der EU entsprechenden Datenschutzniveaus (z.B. für die USA durch das „Privacy Shield“) oder Beachtung offiziell anerkannter spezieller vertraglicher Verpflichtungen (so genannte „Standardvertragsklauseln“).

Rechte der betroffenen Personen

Sie haben das Recht, eine Bestätigung darüber zu verlangen, ob betreffende Daten verarbeitet werden und auf Auskunft über diese Daten sowie auf weitere Informationen und Kopie der Daten entsprechend Art. 15 DSGVO.

Sie haben entsprechend. Art. 16 DSGVO das Recht, die Vervollständigung der Sie betreffenden Daten oder die Berichtigung der Sie betreffenden unrichtigen Daten zu verlangen.

Sie haben nach Maßgabe des Art. 17 DSGVO das Recht zu verlangen, dass betreffende Daten unverzüglich gelöscht werden, bzw. alternativ nach Maßgabe des Art. 18 DSGVO eine Einschränkung der Verarbeitung der Daten zu verlangen.

Sie haben das Recht zu verlangen, dass die Sie betreffenden Daten, die Sie uns bereitgestellt haben nach Maßgabe des Art. 20 DSGVO zu erhalten und deren Übermittlung an andere Verantwortliche zu fordern.

Sie haben ferner gem. Art. 77 DSGVO das Recht, eine Beschwerde bei der zuständigen Aufsichtsbehörde einzureichen.

Widerrufsrecht

Sie haben das Recht, erteilte Einwilligungen gem. Art. 7 Abs. 3 DSGVO mit Wirkung für die Zukunft zu widerrufen

Widerspruchsrecht

Sie können der künftigen Verarbeitung der Sie betreffenden Daten nach Maßgabe des Art. 21 DSGVO jederzeit widersprechen. Der Widerspruch kann insbesondere gegen die Verarbeitung für Zwecke der Direktwerbung erfolgen.

Löschung von Daten

Die von uns verarbeiteten Daten werden nach Maßgabe der Art. 17 und 18 DSGVO gelöscht oder in ihrer Verarbeitung eingeschränkt. Sofern nicht im Rahmen dieser Datenschutzerklärung ausdrücklich angegeben, werden die bei uns gespeicherten Daten gelöscht, sobald sie für ihre Zweckbestimmung nicht mehr erforderlich sind und der Löschung keine gesetzlichen Aufbewahrungspflichten entgegenstehen. Sofern die Daten nicht gelöscht werden, weil sie für andere und gesetzlich zulässige Zwecke erforderlich sind, wird deren Verarbeitung eingeschränkt. D.h. die Daten werden gesperrt und nicht für andere Zwecke verarbeitet. Das gilt z.B. für Daten, die aus handels- oder steuerrechtlichen Gründen aufbewahrt werden müssen.

Nach gesetzlichen Vorgaben in Deutschland, erfolgt die Aufbewahrung insbesondere für 10 Jahre gemäß §§ 147 Abs. 1 AO, 257 Abs. 1 Nr. 1 und 4, Abs. 4 HGB (Bücher, Aufzeichnungen, Lageberichte, Buchungsbelege, Handelsbücher, für Besteuerung relevanter Unterlagen, etc.) und 6 Jahre gemäß § 257 Abs. 1 Nr. 2 und 3, Abs. 4 HGB (Handelsbriefe).

Hosting und E-Mail-Versand

Die von uns in Anspruch genommenen Hosting-Leistungen dienen der Zurverfügungstellung der folgenden Leistungen: Infrastruktur- und Plattformdienstleistungen, Rechenkapazität, Speicherplatz und Datenbankdienste, E-Mail-Versand, Sicherheitsleistungen sowie technische Wartungsleistungen, die wir zum Zwecke des Betriebs dieses Onlineangebotes einsetzen.

Hierbei verarbeiten wir, bzw. unser Hostinganbieter Meta- und Kommunikationsdaten von Besuchern dieses Onlineangebotes auf Grundlage unserer berechtigten Interessen an einer effizienten und sicheren Zurverfügungstellung dieses Onlineangebotes gem. Art. 6 Abs. 1 lit. f DSGVO i.V.m. Art. 28 DSGVO (Abschluss Auftragsverarbeitungsvertrag).

Erhebung von Zugriffsdaten und Logfiles

Wir, bzw. unser Hostinganbieter, erhebt auf Grundlage unserer berechtigten Interessen im Sinne des Art. 6 Abs. 1 lit. f. DSGVO Daten über jeden Zugriff auf den Server, auf dem sich dieser Dienst befindet (sogenannte Serverlogfiles). Zu den Zugriffsdaten gehören Name der abgerufenen Webseite, Datei, Datum und Uhrzeit des Abrufs, übertragene Datenmenge, Meldung über erfolgreichen Abruf, Browsertyp nebst Version, das Betriebssystem des Nutzers, Referrer URL (die zuvor besuchte Seite), IP-Adresse und der anfragende Provider.

Logfile-Informationen werden aus Sicherheitsgründen (z.B. zur Aufklärung von Missbrauchs- oder Betrugshandlungen) für die Dauer von maximal 7 Tagen gespeichert und danach gelöscht. Daten, deren weitere Aufbewahrung zu Beweiszwecken erforderlich ist, sind bis zur endgültigen Klärung des jeweiligen Vorfalls von der Löschung ausgenommen.

Vom Websiteinhaber angepasst
Erstellt mit Datenschutz-Generator.de von RA Dr. Thomas Schwenke




 [ 8 Beiträge ]  Gehe zu Seite 1,
Autor Nachricht
 Betreff des Beitrags: Motorola GP300 Select 5 Programmierung Frequenz Teiler
Hallo.
Ich hätte da mal eine Frage zur Programmierung des GP300 Select 5.

Ich weis nix mit der Spalte "Referenz Teiler" unter der Option (Frequenztabelle) anzufangen. Könnte mich mal einer aufklären was es mit 2.1/2.1 , 2.225/2.1 , 2.4/2.4 und 2.225/2.4 auf sich hat.

Ist z.B. 2.4/2.4 besser als 2.1/2.1 oder ist bei den Freenet Frequenzen vielleicht nur 2.1/2.1 erlaubt??

Wie kann man diese Zahlen deuten?

Danke und Gruß

Timo


  
 
 Betreff des Beitrags:
Hi,

Betriebsfunkgeräte haben für Freenet normalerweise keine Zulassung.
Du kannst es auch gerne nach dem Umbau für 5000 Euro neu prüfen lassen ;))

73 de DL3KCZ Uwe


  
 
 Betreff des Beitrags: Motorola GP300 Select 5 Programmierung Frequenz Teiler
OK. Habe ich schon gerade in meiner anderen Fragen gelesen.
Das beantwortet aber immer noch nicht die Frage was es sich mit diesem Wert auf sich hat.

Gruß Timo


  
 
 Betreff des Beitrags: Motorola GP300 Select 5 Programmierung Frequenz Teiler
ALSO habe hier die Erklärung von Motorola gefunden!
Habe verucht mich da durchzuwurschteln aber bin dann doch irgendwann ausgestiegen. Vielleicht kann man das ja auch ein wenig kürzer fassen wie: Wenn die und die FQ mit dem Kanalabstand dann sollte man den XXX Wert eintragen.

************************************************************

This invention relates to frequency synthesizers in general, and more particularly to fractional-N-frequency synthesizer for producing variable modulated output frequency fout.

Frequency synthesizer generally comprise phase lock loop (PLL) circuits which provides many frequency outputs from a single reference frequency. In a PLL circuit, various output frequencies fout may be produced by varying a loop divisor K. The loop divisor K is programmed into a programmable divider circuit in order to set the desired output frequency fout. The output of the programmable divider is applied to a phase detector which operates in a conventional manner comparing the phase of the divided output signal with a reference frequency fref from a reference oscillator. The output of the VCO is locked to the desired frequency when no phase error exists between the phase detector inputs. Accordingly, the output frequency of the synthesizer fout = K*fref.

Fractional-N-synthesizers may be used to increase the frequency resolution of the PLL circuit as well as maintaining a fast frequency lock time. In fractional-N synthesizers, the output frequency fout is related to to a reference frequency source by the relationship fout (M.F) x fref. Where M.F is equal to the divisor value K. In the fractional synthesizer, (M.F) is produced by a fractional loop divider and consists of an integer part M and a fractional part F. The fractional part F is equal to N/D where N is a fractional numerator and D is a fractional denominator. N and D comprise integer numbers. When fout is an integer multiple of the fref, the fractional part F as well as N are equal to zero. On the other hand, when fout is not an integer multiple of the fref, the M.f is a real value for all the non-zero values of N. Because a digital divider operates with integer values, fractional division is simulated by switching between different integer values of divisors such that the average divisor value is equal to the loop divisor K. However, this switching of the divisors results in spurious sidebands. The goal in designing a synthesizer is to keep the amplitudes of these sub-harmonic spurs below some acceptable limit.

In a fractional-N synthesizer disclosed by Martin in U.S. patent No. 4,816,774, the spurious side bands are improved by providing dual accumulator compensation means. In Martin's fractional N-synthesizer, the compensating means reduce the generated spurs for all non-zero values of N by integrating the fundamental . An offset value may be selectively introduced in the accumulators in order to produce a wave form having an acceptable spurious content. However, Martin's fractional synthesizer does not provide any compensation, when N is equal to zero because the spurious signals are generated only when the programmable divider performs a fractional division. No spur is generated when the programmable divider performs a integer division.

In some applications, such as in transmitter local oscillator applications, it may become necessary to modulate the output frequency fout with a modulating signal which may contain voice or data messages. In these applications the divider value of the programmable divider as well as the VCO are modulated with the modulating signal. One such method of modulation is disclosed in a pending U.S. patent application serial No. 07/499,102 filed on 3/26/1990 and assigned to the assignee of the present application. In this method, the programmable divider is modulated by varying the loop divisor K in accordance with the digital representation of the modulating signal. In cases where fout is an integer multiple of the fref (i.e. N=0) application of the modulating signal may provide an instantaneous non-zero value for N. Therefore, the fractional N synthesizer of the prior art may not compensate for the generated spurs due to instantaneous non-zero value of N which is caused by the application of the modulating signal since compensation only occurs for non-zero values of N.

SUMMARY OF THE INVENTION:
Accordingly, it is the object of the present invention to provide a fractional N-synthesizer which compensates for spurs generated due to application of a modulating signal.

The fractional-N frequency synthesizer for providing a modulated output frequency fout comprises a synthesizer loop which includes a voltage controlled oscillator for providing the output frequency fout. The output frequency fout is equal to K* fref. A fractional loop divider divides the output frequency fout by a fractional modulus J which is equal to J= M+N/D where:

   M=integer divider

   N=fractional numerator

   D=fractional denominator.

The programmable divider compensates for the generated spurs of the frequency synthesizer when N is equal to a non-zero integer. The synthesizer also includes modulation means for varying the modulus of the fractional loop divider in accordance with a modulating signal. A reference divisor R selected to provide a reference frequency fref so as to provide a non-zero fractional numerator N.

BRIEF DESCRIPTION OF THE DRAWINGS:
FIG. 1 is a block diagram of a fractional-N frequency synthesizer with spur compensation in accordance with the present invention.

FIG. 2 is a block diagram of a fractional loop divider of the fractional-N frequency synthesizer of FIG. 1.

FIG. 3 is a block diagram of a signal processor of the fractional-N frequency synthesizer of FIG. 1

FIG. 4 is a graph of the side band noise of a voltage controlled oscillator of the fractional-N frequency synthesizer of FIG. 1.

DESCRIPTION OF THE PREFERRED EMBODIMENT
Referring to FIG. 1, block diagram of a fractional-N frequency synthesizer 10 according to the present invention is shown. The frequency synthesizer 10 utilizes well known phase locked loop (PLL) principals for generating various frequency outputs fout from a single reference frequency fref. In the preferred embodiment of the invention, the synthesizer 10 comprise the means for generating the transmitter and/or receiver local oscillator frequency for a mobile or a portable communication unit (not shown), such as a two-way radio. The synthesizer 10 includes a reference oscillator 11 for generating an oscillation frequency Fosc. In the preferred embodiment of the invention the reference oscillator 11 comprises a crystal oscillator having an oscillator frequency Fosc=16.8 MHZ. The oscillator output is applied to programmable fractional reference divider 12 which provides the reference frequency fref for the synthesizer 10. The fractional reference divider 12 divides the oscillator frequency Fosc by a programmable reference divisor R to provide reference frequency fref. Accordingly, Fosc = R* fref.

A phase detector 13 compares the phase difference between the output of fractional reference divider 12 and output of a programmable divider 16 and provides a phase error voltage or current according thereto. The phase error voltage is coupled to a voltage controlled oscillator (VCO) 15 via a low pass filter 14. The VCO locks to a desired output frequency fout, when no phase error exists between the inputs of the phase detector 13. The output of the VCO 14 is connected to the programmable divider 16. The output of the programmable divider 16 has a divider frequency fd which as well as being applied to the phase detector 13 provides a clock input for a signal processor 17 and a fractional loop divider 21. The signal processor 17 is connected to the programmable divider 16 which divides the output frequency fout by a loop divisor K. The loop divisor K is a ratio by which the output frequency fout is divided and compared to the fref and accordingly the following relationship exists between the frequency output fout and reference frequency fref: fout= K*fref.

It is well known in the art that in a fractional-N synthesizer it may be necessary to periodically adjust the loop divisor K in a manner such that the average output frequency is equal to the desired output frequency fout. In the preferred embodiment of the invention, the frequency synthesizer 10 is capable of providing an FM modulated output frequency fout. The modulation of the output frequency is accomplished by a phase modulation technique in which the loop divisor K is varied with time as a function of a modulating signal 9 and a fractional modulus J. The signal processor 17 receives the fractional modulus J form a fractional loop divider 21 and modulates it in accordance with a digital representation of the modulating signal 9 provided by an analog to digital converter (A/D converter) 18. The phase modulation is achieved by introducing to the loop divisor K a variation which is a function of the instantaneous amplitude of the modulating signal 9. The variation in loop divisor K causes a phase perturbation in the loop. The perturbation in the loop can be measured at the output of the VCO 15 as variation in frequency proportional to the amplitude of the modulating signal 9. It is well known that a PLL circuit attenuates frequency components of the modulating signal above the PLL unity gain frequency. Therefore, the modulating signal 9 must be additionally applied to the VCO 15 if frequency components of the modulating signal exceed the unity gain frequency of the PLL. This technique is known as two spot modulation. Accordingly, the VCO 14 may receive a modulating signal 9 that directly modulates the VCO using well known techniques, such as direct frequency modulation (FM). As will be described below, the signal processor 17 includes means for modulating the fractional modulus J in accordance with the the modulating signal 9. The A/D convertor 18 is clocked in by a sampling signal 19 at an arbitrary rate fs.

The fractional loop divider 21 comprises a programmable fractional divider identical to the fractional divider described in Martin, U.S. patent No. 4,816,774 titled "Frequency Synthesizer with Spur compensation" and assigned to the assignee of the present invention which is hereby incorporated by reference. The fractional loop divider 21 may be programmed via a controller 22 to generate the desired fractional modulus J. The fractional modulus J is determined by the following formula: J=M+N/D

where:

   M=integer divider

   N=fractional numerator

   D=fractional denominator.

One of ordinary skill in the art will appreciate that the fractional denominator D sets minimum frequency steps by which the output frequency fout may be incremented. The frequency steps are therefor determined by the ratio of fref/D. It is well known that in radio communication applications where the synthesizer 10 is utilized as a local oscillator, the frequency steps determine the achievable channel spacing of the communication system. In this applications the frequency step must be an integer multiple of the channel spacing. For example, in a communication system having a 25 kHz channel spacing, the frequency steps may comprise 1, 1.25, 5, 6.25, 12.5 or 25 kHz.

The controller 22 comprise any well known microcomputer, such as a MC68HC11 family of microcomputers manufactured by Motorola Inc. The controller 22 provides the reference divisor R for the fractional reference divider 12. In the preferred embodiment of the invention the fractional reference divider 12 comprise a fractional divider similar to the fractional divider of fractional loop divider 21. The reference divider R may assume one of a predetermined number of integer or fractional values.

The fractional numerator N comprises the number of frequency steps by which the output frequency is incremented from M* fref. Accordingly if the desired frequency output fout is a integer multiple of reference frequency fref then fractional numerator N is equal to zero. Preferably, an offset value could be added to the fractional numerator N to provide optimum spur characteristics for any desired output frequency fout. A memory device 23 which may comprise an electrically erasable programmable read only memory (EEPROM) is utilized to contain prestored frequency data including M,N, R and D for use by the fractional loop divider 21 so as to produce appropriate fractional modulus J for a desired output frequency fout.

The microprocessor controller 22 reads the frequency data from the memory 23 and supplies the data to the fractional loop divider 21. A frequency selector 24 is coupled to the microprocessor controller 22 for addressing the appropriate memory location which contains frequency data for the selected frequency. In applications such as two-way radios, the frequency selector may correspond to a channel switch.

Referring to FIG.2 the block diagram of the fractional loop divider 21 is shown. The detailed operation of the fractional loop divider 21 is fully described in the issued patent to Martin. Here, the operation of fractional loop divider 21 will be described to the extent necessary for understanding of the present invention. The fractional loop divider 21 is includes means for minimizing spurs generated by the fractional division operation of the fractional N-synthesizer. The desired effect is achieved by a compensating means which substantially cancels the spurs generated by the fractional division operation. The compensating means consists of data register 22, accumulators 24 and 25 with programmable inputs, a multiplexer 23, a logic control circuit 27, and an offset control circuit 26. The data register receives the fractional numerator N and offset value and the fractional denominator value D from the controller 22 of FIG. 1. The accumulator 24 comprises a clocked register with a capacity which corresponds to the fractional denominator D to which the fractional numerator N is added after each clock cycle (fd cycle). Therefore, the accumulator 24 performs a digital integration of the fractional numerator N by sequentially adding the digital representation of the modulating signal 9 in each clock cycle. Each time the accumulator capacity is reached the accumulator overflows and a carry is generated. For each clock cycle when a carry is not generated the loop divisor K counts by its programmed value. For each clock cycle that a carry is generated the modulus of the divider is increased by one. The capacity D of the accumulator is scaled such that it corresponds to a 2π radians phase addition to the loop. Therefore, the contents of the first accumulator 24 represent the instantaneous value of the difference in phase between the output frequency fout and the actual frequency. Over D cycles of the divider output, N carry pulses are produced by the accumulator and the average value of the divider modulus has a integer divider part M equal to the programmed value of the divider and a fractional part equal to N/D. Thus a non-integer value for the fractional modulus J is created. It should be noted, however, that the difference between the average divider modulus and the instantaneous fractional modulus J causes a well defined and predictable phase perturbation to the PLL. This causes predictable and well defined spurs at the output of the PLL having a fundamental frequency equal to 1/D. A second accumulator 25 to which the instantaneous contents of the accumulator 24 is summed at each cycle of the divider output. The accumulator 25 performs a digital integration of the contents of the accumulator 24. For each clock cycle in which the second accumulator capacity is reached, the divider modulus is increased by one from its programmed value. On each succeeding clock cycle, the divider modulus is decreased by one from its programmed value. The net effect on the average fractional modulus J is equal to zero since counts are always added and subtracted in pairs. This operation has the effect of differentiating the output of the accumulator 25. The phase introduced to the loop by this mechanism is equivalent to the derivative of the integral of the first accumulator 24 contents. This compensation mechanism has the effect of minimizing low frequency components of the spurious waveform and enhancing components at or near 1/2 the synthesizer reference frequency fref. This is desirable since the PLL acts as a low pass filter and attenuates the high frequency components of the wave form. The fourier analysis of the output of the synthesizer 10 shows a substantial improvement in the generated spurs. The spur improvements may be furthered by increasing the capacity of the accumulators or the value of fractional denominator D. However, the increase in the value of D is limited by the number of bits allocated to the capacity of the accumulators 24 and 25. It may be appreciated that the optimal value for the offset varies with N, D and the required application. Since the spurs generated by the fractional N-synthesizer are predictable, a computer program could be written to determine optimal values of N, D, and offset value which provide the optimum spur characteristic for any desired frequency under a specific reference frequency and channel spacing requirement. These optimal values are stored in the memory 23.

One of ordinary skill in the art will appreciate that the spur compensation only occurs for all the non-zero values of fractional numerator N. When N=0 there the phase perturbations due to the fractional division operation are nonexistent and accordingly there is no need for a fractional division operation.

Referring to FIG. 3, a block diagram showing hardware implementation of the signal processor 17 is shown. The signal processor 17 is fully described in the pending U.S. patent application serial No. 07/499,102 filed on 3/26/1990 and assigned to the assignee of the present application which is hereby incorporated by reference. The signal processor includes an accumulators 44 and 45 having parallel inputs IN, clock input, positive and negative carry outputs N and P, and C bit contents. The parallel input IN of the accumulator 44 is coupled to the output of the A/D converter 18 of FIG. 1. The accumulator 44 performs a digital integration of the modulating signal 9 by sequentially adding the digital representation of the modulating signal in each clock cycle. The accumulator 44 has a pre-set capacity. When the contents of the accumulator 44 have reached the capacity, a positive carry or a negative carry is set depending on the polarity of the modulating signal 9. The capacity of the accumulator 44 is scaled such that it corresponds to a 2π radians phase addition to the loop. The accumulator 45 performs a digital integration of the contents of the first accumulator. The contents of the accumulator 45 represent the integral of the difference in phase between the modulating signal 9 and the signal which is modulated onto the carrier by the action of the accumulator 44. The scale of the second accumulator is set by the capacity of the accumulator. Capacity in the accumulator 45 represents the equivalent to 2π radians times clock cycles, where clock cycles is a unit of time. Each time the capacity of accumulator 45 is reached, the fractional modulus J is manipulated such that its value is increased by one from its steady state value for one clock cycle, then reduced by one from its steady state value on the subsequent clock cycle. This operation has the effect of differentiating the output of the second accumulator. The phase introduced to the loop by this mechanism is equivalent to the derivative of the integral of the accumulator 44 contents. The integration and differentiation of the phase perturbation substantially decreases the spurs generated by this type of phase modulation while allowing very low frequency modulation of the output frequency even though substantially high reference frequency is utilized. In the preferred embodiment of the invention a phasor relationship is established by combining the carry outputs of the accumulators 44 and 45 via the inverters 36 and 34, D flip-flops 42 and 38, and a binary encoder 41. It may be appreciated that the phasor relationship may be arbitrarily selected to accommodate any desired application. The output of the binary encoder 41 comprises a word B which defines the phasor relationship. A binary adder 43 adds the word B to the fractional modulus J and provides the loop divisor K. From the above description it may be appreciated that the loop divisor K is a comprise an instantaneously varying integer when the fractional numerator N is a non-zero value and/or the modulating signal 9 is present.

When the output frequency fout is an integer multiple of the reference frequency fref, i.e. N=0, the instantaneous variations of loop divisor K due to modulating signal may cause spurs that are not compensated for by the fractional loop divider 21. This is because no spur compensation is provided by the fractional loop divider 21 when fractional numerator N=0.

According to the present invention, for any desired frequency output fout, the reference divisor R is varied to provide a reference frequency fref which causes the fractional numerator N to be a non-zero value so as to cause the spur compensation means of the fractional loop divider 21 to be activated. Additionally, because the generated spurs by a fractional divider are predictable the reference divisor R is selected such that the generated spurs fall below the acceptable side band noise limits of the VCO 15. The value of the reference divisor R may be easily calculated for the side band noise limits of a particular VCO by utilizing well known computer programs which predict the generated spurs for a given reference divisor.

In the preferred embodiment of the invention, the synthesizer 10 is required to operate within a frequency range of about 10 MHz to 950 MHZ which generally is the operational frequency range of a two-way radio. The channel spacing of the communication system that utilizes the frequency synthesizer 10 may comprises 25 kHz or 12.5 kHz channel spacing. Accordingly the value of reference frequency fref and fractional denominators D of the fractional loop divider 21 and the reference divider 12 must be selected such that in addition to non-zero requirement of fractional numerator N both channel spacing requirements of the synthesizer 10 are accommodated as well.

The reference frequency fref of synthesizer 10 may be selected to be one of three frequencies: 2.1 MHz, 2.4 MHz, and 2.225 MHz. It may be appreciated that an integer loop divisor K for all three values of reference frequency fref can only occur when a desired frequency fout of beyond at least 1400 MHZ is required. The output frequencies beyond 1.400 MHZ are not within the operable frequency range of the synthesizer 10. Therefore, a fractional loop divisor K, i.e. non-integer value, may be produced for any desired frequency within the operational frequency range of the synthesizer 10 by utilizing one of the above three reference frequencies. The above reference frequencies may be produced by dividing the reference oscillator frequency Fosc (Fosc= 16.8 MHZ) by one of reference divider R= 7, or R=8, or R=7 49/89. Accordingly, the fractional reference divider 12 may be programmed to the appropriate reference divider R to produce a non-zero fractional numerator N. The reference divider 12 is programmed by the controller 21 based to one of the reference divider's R by retrieving the appropriate reference divisor R from the memory 23. The reference divisor R comprise a prestored frequency data in the memory 23 the value of which is selected based on the desired output frequency fout.

As mentioned above, the fractional divider 12 generates predictable spurs which may be identified utilizing well known computer programs. The reference frequency fref and the divider ratio R therefore may be selected to generate spurs having amplitude and frequencies within a desired frequency band. For example, the reference frequency fref=2.225 and the corresponding reference divider R=7 49/89 is selected such that a a frequency resolution of 25 kHz, i.e. 2.225/89, maybe provided which accommodates a 25 kHz and 12.5 kHz channel spacing. Additionally, the generated spurs due to utilizing a reference divider R= 7 49/89 are found to be below the side band noise limits of the VCO 15. Referring to FIG 4. a frequency vs amplitude graph of the output of the VCO 15 for an exemplary fout=453.900 MHZ is shown. The horizontal axis of this graph illustrates the output frequency spectrum of the VCO 15 which includes the output frequency fout and the offset frequency spurs generated at 25 kHz intervals. The horizontal axis illustrates the amplitudes at the output frequency spectrum of the VC0 15. The level of predicted spurs at the offset frequencies is tabulated in the TABLE 1 below. Also included in the TABLE 1 are the 10 kHz VCO side band noise (SBN) at each of the off set spurs.

It may be noted that in each 25 kHz offset frequency the contribution of the generated spur to the SBN of the VCO 15 is negligible. It may be appreciated by one of ordinary skill in the art that at worse case the 100 kHz spur is equal to -86 dbc, i.e.( -87dbc)+(-97dbc). This results in a degradation in the side band noise of about -11 dbc. However, in many communication application this level is well within the communication systems specifications, such as desense and adjacent channel selectivity which is generally specified at -85 dbc.

Accordingly it may be appreciated that the reference divider R may be selected such that the generated spurs due to the fractional division of the synthesizer 10 fall below an spectral limit, such as the VCO side band noise.


  
 
 Betreff des Beitrags:
Ich weiss nicht warum das immer so schwer zu verstehen ist ??? Die geplante Nutzung ist nicht legal weil Geräte für PMR eben für diesen Bereich zugelassen sein müssen. Auch wenn die Verfügungen mit fest angebrachten Antennen (bei PMR) nicht mehr gilt so gelten immernoch zugelassene Sendeleistung und CE Zertifizierung. Bei einer Programmierung eines für Betriebsfunkzwecke zugelassenen Gerätes mit Frequenzen die nicht zum Betriebsfunk gehören erlischt dessen CE-Zertifizierung und das Gerät bleibt solange illegal bis Du für Deine Zwecke eine Zertifizierung hast ausstellen lassen. Kostet teuer.

Davon abgesehen ist das der Grund wenn Du bzgl. Deiner Fragen meist ohne eine Antwort bleibst die Dir weiterhelfen könnte. Hier setzt sich niemand in die Nesseln :!:


  
 
 Betreff des Beitrags:
Das rechtliche hab ich sehr wohl verstanden. Nur verstehe ich deinen Kommentar bzgl. Nesseln nicht. Wenn ich mich mit Dir unterhalte wie man durch mech. Arbeiten illegale Reifen auf die Karre bekommt ist das noch lange keine Rechtsverletzung - erst wenns einer von uns auch wirklich macht ist der dann auch straffällig geworden. Und der andere der weiter mit normalen schluppen fährt eben nicht. Außerdem reden wir hier nicht von dauernden Nutzung sondern von einigen mal im Jahr. Also werf bitte nicht mit Steinen wenn du innerhalb eines Jahres noch nie die 50km/h überschritten hast.

Gruß Timo


  
 
 Betreff des Beitrags:
Auf welchem Planeten lebst Du eigentlich ?? Der Begriff "Beihilfe" ist Dir sicher ein Begriff, oder muß Dir der auch noch vorgekaut werden. Und einen Rechtsverstoß nicht dauernd begehen, sondern nur einige Male im Jahr ----- tolles Argument, wenn Du das einem Staatsanwalt oder Richter bringst.

Du hast doch sicher meinen anderen Post gelesen, oder soll ich den in jeden Thread von Dir kopieren ??

Peter


  
 
 Betreff des Beitrags:
[b:3akczjo9][color=red:3akczjo9]CLOSED[/color:3akczjo9][/b:3akczjo9]


  
 

Sitemap Elektronikforum Elektroshop PostgreSQL Forum